文献

J-GLOBAL ID：200902025026031677   整理番号：85A0257043

表面と埋込みチャネルFET間の設計トレードオフ

Design tradeoffs between surface and buried-channel FET’s.

著者 (2件)： HU G J (Sierra Semiconductor Corp., CA) ,  BRUCE R H (Xerox Corp., CA)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 32  号： 3  ページ： 584-588  発行年： 1985年03月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 表面と埋込みモードpチャネルFETの動作の研究を行った。埋込...

シソーラス用語： MOSFET ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=85A0257043&from=J-GLOBAL&jstjournalNo=C0222A") }}

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： 埋込み ,  チャネル ,  FET ,  設計 ,  トレードオフ