文献

J-GLOBAL ID：200902033933362733   整理番号：88A0152197

DRAMのギガレベル化のためのオフセットワード線アーキテクチャ

Offset word-line architecture for scaling DRAM’s to the gigabit level.

著者 (2件)： SCHEUERLEIN R E (Stanford Univ., CA, USA) ,  MEINDL J D (Stanford Univ., CA, USA)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 23  号： 1  ページ： 41-47  発行年： 1988年02月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ギガレベルへ拡張され,従来の昇圧されたワード線回路の低性能と...

シソーラス用語： スケーリング【計数】 ,...
準シソーラス用語： ワード線 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=88A0152197&from=J-GLOBAL&jstjournalNo=B0761A") }}

分類 (2件)： 記憶装置  (JC04060F) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (4件)： DRAM ,  オフセット ,  ワード線 ,  アーキテクチャ