文献

J-GLOBAL ID：200902111971144988   整理番号：96A0857150

0サイクルload命令 loadレイテンシを減らすマイクロアーキテクチャ支援

Zero-Cycle Loads: Microarchitecture Support for Reducing Load Latency.

著者 (2件)： AUSTIN T M (Univ. Wisconsin-Madison, WI) ,  SOHI G S (Univ. Wisconsin-Madison, WI)
資料名： Proceedings of the Annual IEEE/ACM International Symposium on Microarchitecture  (Proceedings of the Annual IEEE/ACM International Symposium on Microarchitecture)
巻： 28th  ページ： 82-92  発行年： 1995年 
JST資料番号： W0960A  ISSN： 1072-4451  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 命令プリデコード,ベースレジスタキャッシュ,高速アドレス計算...

シソーラス用語： パイプライン演算 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=96A0857150&from=J-GLOBAL&jstjournalNo=W0960A") }}

分類 (1件)： 制御方式  (JC02030K)

タイトルに関連する用語 (4件)： 命令 ,  レイテンシ ,  マイクロアーキテクチャ ,  支援