符号選択Booth符号器を使用した4.1ns,コンパクト54×54ビット乗算器

GOTO G; INOUE A; OHE R; KASHIWAKURA S; MITARAI S; TSURU T; IZAWA T

文献

J-GLOBAL ID：200902120647443505 整理番号：98A0058559

符号選択Booth符号器を使用した4.1ns,コンパクト54×54ビット乗算器

A 4.1-ns Compact 54×54-b Multiplier Utilizing Sign-Select Booth Encoders.

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=98A0058559&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0058559&from=J-GLOBAL&jstjournalNo=B0761A") }}

著者 (7件)： , , , , , ,
資料名：
巻： 32 号： 11 ページ： 1676-1682 発行年： 1997年11月
JST資料番号： B0761A ISSN： 0018-9200 CODEN： IJSCBC 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

わずか60Kトランジスタの54×54ビット乗算器を,0.25...

,...

続きはJDreamIII（有料）にて {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0058559&from=J-GLOBAL&jstjournalNo=B0761A") }}

汎用演算制御装置 , 半導体集積回路

, , ,

前のページに戻る