文献

J-GLOBAL ID：200902121079148770   整理番号：01A0939595

CMOS Dフリップフロップのカスケード接続により構成したシンクロナイザの性能評価式

A Formula for Performance Evaluation of Synchronizers Constructed with Cascaded CMOS D Flip-Flops.

著者 (4件)： 山外芳伸 (岡山大 大学院自然科学研究科) ,  佐藤洋一郎 (岡山県大 情報工) ,  篭谷裕人 (岡山大 工) ,  岡本卓爾 (岡山大 工)
資料名： 電子情報通信学会論文誌 D-1  (IEICE Transactions on Information and Systems, Pt.1 (Japanese Edition))
巻： J84-D-1  号： 10  ページ： 1484-1492  発行年： 2001年10月01日 
JST資料番号： S0757B  ISSN： 0915-1915  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本論文では,エッジトリガ型CMOS Dフリップフロップ(以下...

シソーラス用語： *信号同期 ,...
準シソーラス用語： シンクロナイザ ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=01A0939595&from=J-GLOBAL&jstjournalNo=S0757B") }}

分類 (2件)： 論理回路  (NC05070B) ,  固体デバイス計測・試験・信頼性  (NC03040G)

引用文献 (12件)：

• CHANEY, T. J. Anomalous behavior of synchronizer and arbiter circuits. IEEE Trans. Comput. 1973, C-22, 4, 421-422
• MARINO, L. R. General theory of metastable operation. IEEE Trans. Comput. 1981, C-30, 2, 107-115
• VEETRICK, H. J. M. The behavior of flip-flop used as synchronizers and prediction of their failure rate. IEEE J. Solid-State Circuits. 1980, SC-15, 2, 169-176
• 佐藤洋一郎. シンクロナイザの一性能評価法. 信学論(D-I). 1998, J81-D-I, 3, 292-302
• 佐藤洋一郎. メタステーブル動作を模擬するためのCMOS NORゲートモデル. 信学論(D-I). 1992, J75-D-I, 10, 900-908

タイトルに関連する用語 (5件)： CMOS ,  Dフリップフロップ ,  カスケード接続 ,  シンクロナイザ ,  性能評価