文献

J-GLOBAL ID：200902123925080809   整理番号：94A0449997

大規模ニューロチップを指向した低ビット学習法の検討

Weight Update Method for Neural Network LSI with Low Bit-Storage Synapses.

著者 (2件)： 木村智寿 (東芝 研開セ) ,  島健 (東芝 研開セ)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 94  号： 17(FTS94 14-26)  ページ： 55-62  発行年： 1994年04月22日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 階層構造型の大規模ニューラルネットワークLSIを実現するため...

シソーラス用語： 神経回路網 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=94A0449997&from=J-GLOBAL&jstjournalNo=S0532B") }}

分類 (1件)： ニューロコンピュータ  (JC06010Q)

タイトルに関連する用語 (3件)： 大規模 ,  ニューロチップ ,  低ビット