文献

J-GLOBAL ID：200902125479627583   整理番号：97A0545530

携帯情報端末機器に対する低消費電力化技法 パストランジスタ論理に基づく低消費電力回路方式と設計事例

Low Power Pass-Transistor Logic and Application Examples.

著者 (2件)： 瀧和男 (神戸大 工) ,  LEE B-Y (神戸大 大学院)
資料名： 電子情報通信学会論文誌 A  (IEICE Transaction on Fundamentals of Electronics, Communications and Computer Sciences (Japan Edition))
巻： 80  号： 5  ページ： 753-764  発行年： 1997年05月 
JST資料番号： S0621A  ISSN： 0913-5707  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： CMOSに比べ低消費電力,高速,小チップ面積を実現できる可能...

シソーラス用語： 消費電力 ,...
準シソーラス用語： 省エネルギー ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=97A0545530&from=J-GLOBAL&jstjournalNo=S0621A") }}

分類 (2件)： 論理回路  (NC05070B) ,  半導体集積回路  (NC03162T)

引用文献 (18件)：

• BELLAOUAR, A. VLSI CMOS subsystem design. Low-Power Digital VLSI Design: Circuits and Systems. 1995, 409-487
• ELMORE, W. C. The transient response of damped linear networks with particular regard to wideband amplifiers. J. Appl. Phys. 1948, 19, 55-63
• 石浦菜岐佐. BDDとは. 情報処理. 1993, 34, 5, 585-592
• 岸本悟. パストランジスタ論理SPL/SPHL - 回路方式,論理設計CAD,設計事例. マイクロエレクトロニクス研究開発機構第15回研究交流会. 1996, 9-12
• 小西健三. パストランジスタ論理SPL用論理設計CAD. DAシンポジウム'96. 1996, 13-18

タイトルに関連する用語 (6件)： 携帯情報端末機 ,  低消費電力化 ,  技法 ,  パストランジスタ論理 ,  低消費電力 ,  設計事例