研究者

J-GLOBAL ID：200901082237023905 更新日: 2022年09月09日

瀧和男

タキカズオ | KAZUO TAKI

所属機関・部署：
職名：客員教授

研究分野 (2件)：電子デバイス、電子機器 , 情報学基礎論

研究キーワード (5件)：自然言語理解 , 人工知能 , LSI設計技術 , Computer Architecture LSI Design Methodology , 計算機アーキテクチャ

論文 (51件)：

Masao Morimoto, Makoto Nagata, Kazuo Taki. Asymmetric slope dual mode differential logic circuit for compatibility of low-power and high-speed operations. IEICE TRANSACTIONS ON ELECTRONICS. 2007. E90C. 4. 675-682
Y Fukumizu, S Ohno, M Nagata, K Taki. Communication scheme for a highly collision-resistive RFID system. IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES. 2006. E89A. 2. 408-415
M Morimoto, Y Tanaka, M Nagata, K Taki. Logic synthesis technique for high speed differential dynamic logic with asymmetric slope transition. IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES. 2005. E88A. 12. 3324-3331
M Morimoto, M Nagata, K Taki. High-speed digital circuit design using differential logic with asymmetric signal transition. IEICE TRANSACTIONS ON ELECTRONICS. 2005. E88C. 10. 2001-2008
M Nagata, T Okumoto, K Taki. A built-in technique for probing power supply and ground noise distribution within large-scale digital integrated circuits. IEEE JOURNAL OF SOLID-STATE CIRCUITS. 2005. 40. 4. 813-819

もっと見る

MISC (48件)：

S. Haruna, N. Sanada, H. Kinoh, K. Sumiya, K. Taki. A GUI software design model and its runtime architecture for digital AV applications. Proceedings - International Symposium on Multimedia Software Engineering. 2000. 347-351. 347-351
Hirofumi Sakamoto, Ken'ichiro Uda, Bu-Yeol Lee, Hiroyuki Ochi, Kazao Taki, Takao Tsuda. A 16-bit redundant binary multiplier using low-power pass-transistor logic SPL. Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC. 2000. 33-34
Low Power Pass-Transistor Logic and Application Examples. Trans. Inst. Electronics, Information and Communication Engineers - [J80-A/5,753-764]. 1997
An Application of Temperature Parallel Simulated Annealing to the Traveling Salesman Problem and Its Experimental Analysis. Trans. Inst. Electronics, Information and Communication Engineers - [J80-D-I/2,127-136]. 1997
An Application of Temperature Parallel Simulated Annealing to the Traveling Salesman Problem and Its Efficient Implementation on the Distributed Memory Parallel Mechine. Parallel Processing Simposium JSPP'96 - [/,153]. 1996

もっと見る

学歴 (4件)：

- 1979 神戸大学大学院工学研究科システム工学専攻
- 1979 神戸大学
- 1976 神戸大学工学部電子工学科
- 1976 神戸大学

学位 (2件)：

工学博士 (神戸大学)
工学修士 (神戸大学)

経歴 (7件)：

2016 - 現在神戸大学大学院科学技術イノベーション研究科客員教授
2012 - 2016 神戸大学連携創造本部/学術研究推進機構特命教授
2002 - 2012 エイ・アイ・エル株式会社代表取締役社長
1992 - 2005 神戸大学工学部情報知能工学科助教授・教授
1982 - 1992 (財)新世代コンピュータ技術開発機構(ICOT) 研究所研究員・室長

全件表示

受賞 (2件)：

2000 - 平成12年度情報処理学会山下記念研究所賞 (プラスチック・ハード・マクロ技術による低消費電力算術演算器)
1986 - 昭和62年度元岡賞(LISPマシン, PSI / マルチPSIの開発)

所属学会 (3件)：

IEEE , 電子情報通信学会 , 情報処理学会

※　J-GLOBALの研究者情報は、researchmapの登録情報に基づき表示しています。登録・更新については、こちらをご覧ください。

前のページに戻る

TOP

BOTTOM