文献

J-GLOBAL ID：200902128870441620   整理番号：98A0905944

CMOS Dフリップフロップにおけるメタステーブル動作の組織的軽減法

Systematic Reducing of Metastable Operation Occurred in CMOS D Flip-Flops.

著者 (6件)： 佐藤洋一郎 (岡山県大 情報工) ,  山外芳伸 (岡山大 工) ,  斎藤将徳 (岡山大 工) ,  篭谷裕人 (岡山大 工) ,  岡本卓爾 (岡山大 工) ,  河合雅弘 (津山工高専)
資料名： 電子情報通信学会論文誌 D-1  (IEICE Transactions on Information and Systems, Pt.1 (Japanese Edition))
巻： J81-D-1  号： 9  ページ： 1090-1098  発行年： 1998年09月 
JST資料番号： S0757B  ISSN： 0915-1915  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本論文では,エッジトリガ型CMOS Dフリップフロップ(ED...

シソーラス用語： CMOS構造 ,...
準シソーラス用語： フリップフロップ回路 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0905944&from=J-GLOBAL&jstjournalNo=S0757B") }}

分類 (2件)： その他の電子回路  (NC05090X) ,  固体デバイス計測・試験・信頼性  (NC03040G)

引用文献 (12件)：

• CHANEY, T. J. Anomalous behavior of synchronizer and arbiter circuits. IEEE Trans. Comput. 1973, C-22, 4, 421-422
• PECHOUCEK, M. Anomalous response times of input synchronizers. IEEE Trans. Comput. 1976, C-25, 2, 133-139
• EL-AMAWY, A. Modeling effects in redundant synchronizers. IEEE Trans. Comput. 1993, C-42, 12, 1487-1494
• CHAPIRO, D. M. Reliable high-speed arbitration and synchronization. IEEE Trans. Comput. 1987, C-36, 10, 1251-1255
• CORSINI, P. n-user asynchronous arbiter. Electron. Lett. 1975, 11, 1, 1-2

タイトルに関連する用語 (3件)： CMOS ,  Dフリップフロップ ,  組織