文献
J-GLOBAL ID:200902133725175959   整理番号:97A0605369

ロバスト低電圧CMOSレール対レール演算増幅器のアーキテクチャ

A Robust Low Voltage CMOS Rail to Rail OpAmp Architecture.
著者 (4件):
資料名:
巻: ECT-97  号: 32-60  ページ: 17-22  発行年: 1997年05月06日 
JST資料番号: X0578A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
低電圧(<3V)応用のためのCMOSレール対レール演算増幅器...
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
,...
   続きはJDreamIII(有料)にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=97A0605369&from=J-GLOBAL&jstjournalNo=X0578A") }}
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
増幅回路  ,  半導体集積回路 
引用文献 (12件):
もっと見る

前のページに戻る