文献

J-GLOBAL ID：200902136789586390   整理番号：98A0737198

n重ラインアップ構造に基づく部分スキャン設計法と純Load/Holdフリップフロップの状態正当化

Test and Diagnosis of VLSI. Partial Scan Design Methods Based on n-Fold Line-Up Structures and the State Justification of Pure Load/Hold Flip-Flops.

著者 (5件)： HOSOKAWA T (Matsushita Electric Industrial Co., Ltd., Moriguchi-shi, JPN) ,  HIRAOKA T (Matsushita Electric Industrial Co., Ltd., Moriguchi-shi, JPN) ,  OHTA M (Matsushita Electric Industrial Co., Ltd., Moriguchi-shi, JPN) ,  MURAOKA M (Matsushita Electric Industrial Co., Ltd., Moriguchi-shi, JPN) ,  KUNINOBU S (Matsushita Electric Industrial Co., Ltd., Moriguchi-shi, JPN)
資料名： IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻： E81-D  号： 7  ページ： 660-667  発行年： 1998年07月 
JST資料番号： L1371A  ISSN： 0916-8532  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： LSIの高い故障効率を得ることを目標にして,n重ラインアップ...

シソーラス用語： *LSI【IC】 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0737198&from=J-GLOBAL&jstjournalNo=L1371A") }}

分類 (1件)： 固体デバイス計測・試験・信頼性  (NC03040G)

引用文献 (10件)：

• FUJIWARA, H. Logic Testing and Design for Testability. 1985
• ABRAMOVICI, M. DigitalSystems Testing and Testable Desin. Computer Science. 1990
• CHENG, K. -T. A partial scan method for sequential circuits with feedback. IEEE Trans. Comp. 1990, 544-548
• CHAKRADHAR, S. T. An exact algorithm for selecting partial scan flip-flops. Proc., IEEE Design Automation Conference. 1994, 81-86
• LEE, D. H. On determining scan flip-flops in partialscan design approach. Proc. Int. Conf. Computer-Aided Design. 1990, 322-325

タイトルに関連する用語 (2件)： スキャン設計 ,  フリップフロップ