文献

J-GLOBAL ID：200902150643625150   整理番号：96A0269439

将来のVLSIのためのアナログ・ディジタル組合せ回路アーキテクチャの概念

A Concept of Analog-Digital Merged Circuit Architecture for Future VLSl’s.

著者 (2件)： IWATA A (Hiroshima Univ., Higashi-Hiroshima-shi, JPN) ,  NAGATA M (Hiroshima Univ., Higashi-Hiroshima-shi, JPN)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻： E79-A  号： 2  ページ： 145-157  発行年： 1996年02月 
JST資料番号： F0699C  ISSN： 0916-8508  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： パルス幅変調(PWM)信号を活用した標記アーキテクチャを提案...

シソーラス用語： 半導体集積回路 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=96A0269439&from=J-GLOBAL&jstjournalNo=F0699C") }}

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (29件)：

• SUGIBAYASHI, T. A 1 Gb DRAM for file applications. Digest of ISSCC95. 1995, 254-255
• SUZUKI, K. A 500 MHz 32 b 0.4 μm CMOS RISC processor LSI. 1994, 214-215
• DEL SIGNORE, B. A monolithic 20-b delta-sigma A/D converter. IEEE J. of Solid-State Circuits. 1990, 25, 6, 1311-1317
• SODA, M. Si-analog ICs for 20 Gb/s optical receiver. Digest of ISSCC94. 1994, 170-171
• WONG, S. Impact of scaling on MOS analog performance. IEEE J. of Solid-State Circuits. 1983, SC-18, 1, 106-114

タイトルに関連する用語 (6件)： VLSI ,  アナログ ,  ディジタル ,  組合せ回路 ,  アーキテクチャ ,  概念