文献

J-GLOBAL ID：200902151518135708   整理番号：01A0234446

連結リスト構造を対象としたデータプリロード方式の評価

An Evaluation of a Data Preload Mechanism for a Linked List Structure.

著者 (5件)： 山村周史 (京都工繊大 工芸) ,  門田匡史 (京都工繊大 工芸) ,  平田博章 (京都工繊大 工芸) ,  新実治男 (京都産大 工) ,  柴山潔 (京都工繊大 工芸)
資料名： 電子情報通信学会論文誌 D-1  (IEICE Transactions on Information and Systems, Pt.1 (Japanese Edition))
巻： J84-D-1  号： 2  ページ： 136-145  発行年： 2001年02月01日 
JST資料番号： S0757B  ISSN： 0915-1915  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 我々は,連結リスト構造を対象としたデータプリロード/プリフェ...

シソーラス用語： *命令制御 ,...
準シソーラス用語： データプリロード ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=01A0234446&from=J-GLOBAL&jstjournalNo=S0757B") }}

分類 (1件)： 制御方式  (JC02030K)

引用文献 (9件)：

• LIPASTI, M. H. Value locality and load value prediction. Proc. 7th Int'l Conf. on Architectural Support for Programming Languages and Operating Systems. 1996, 138-147
• EICKEMEYER, R. J. A load-instruction unit for pipelined processors. IBM J. Res. Dev. 1993, 37, 4, 547-564
• AUSTIN, T. M. Zero-cycle loads : Microarchitecture support for reducing load latency. Proc. 28th Annual Int'l Symp. on Microarchitecture. 1995, 82-92
• CHEN, T. Effective hardware-based data prefetching for high-performance processors. IEEE Trans. Comput. 1995, 44, 5, 609-623
• ROTH, A. Dependence based prefetching for linked data structures. Proc. 8th Int'l Conf. on Architectural Support for Programming Languages and Operating Systems. 1998, 115-126

タイトルに関連する用語 (3件)： リスト ,  プリロード ,  評価