文献

J-GLOBAL ID：200902157877839409   整理番号：97A0998400

平板レイアウトにおける大域的配線に対する効率的経路指定可能性のチェック

VLSI Design and CAD Algorithms. Efficient Routability Checking for Global Wires in Planar Layouts.

著者 (3件)： ISO N (Nagoya Univ., Nagoya-shi, JPN) ,  KAWAGUCHI Y (Nagoya Univ., Nagoya-shi, JPN) ,  HIRATA T (Nagoya Univ., Nagoya-shi, JPN)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻： E80-A  号： 10  ページ： 1878-1882  発行年： 1997年10月 
JST資料番号： F0699C  ISSN： 0916-8508  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 経路指定可能性のチェックとはVLSI上の大域的配線が詳細配線...

シソーラス用語： *超LSI ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=97A0998400&from=J-GLOBAL&jstjournalNo=F0699C") }}

分類 (2件)： 半導体集積回路  (NC03162T) ,  プリント回路  (NA05040O)

引用文献 (5件)：

• COLE, R. River routing every which way, but loose. Proc. 25th annual Symposium on Foundations of Computer Science. 1984, 65-73
• DAI, W. W. Routability of a rubberband sketch. Proc. 28th ACM/IEEE Design Automation Conference. 1991, 45-48
• LEISERSON, C. E. Algorithms for routing and testing routability of planar VLSI layouts. Proc. 17th Annual ACM Symposium on Theory of Computing. 1985, 69-78
• KAWAGUCHI, Y. Two graphs for efficient routability checking. IEICE Trans. 1997, J80-1, 135-142
• KAWAGUCHI, Y. Efficient routability checking for routing model with rectangular obstacles. IPSJ DA Symposium'96. 1996, 189-194

タイトルに関連する用語 (5件)： 平板 ,  レイアウト ,  経路指定 ,  可能性 ,  チェック