文献

J-GLOBAL ID：200902164882886969   整理番号：95A0453107

2相式非同期回路の高速化

On Performance Enhancement of Two-Phase Quasi-Delay-Insensitive Circuits.

著者 (2件)： 篭谷裕人 (岡山大 工) ,  南谷崇 (東京工大)
資料名： 電子情報通信学会論文誌 D-1  (IEICE Transactions on Information and Systems, Pt.1 (Japanese Edition))
巻： 78  号： 4  ページ： 416-423  発行年： 1995年04月 
JST資料番号： S0757B  ISSN： 0915-1915  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 2相式非同期回路は,稼動相と休止相の交互の繰返しによってデー...

シソーラス用語： 非同期回路 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=95A0453107&from=J-GLOBAL&jstjournalNo=S0757B") }}

分類 (2件)： 論理回路  (NC05070B) ,  汎用演算制御装置  (JC04020N)

引用文献 (13件)：

• Special issue on asynchronous circuits and systems. IEEE Design & Test of Computers. 1994, 11, 2 and 3
• 南谷崇. 非同期式プロセッサ-超高速VLSIシステムを目指して. 情報処理. 1993, 72-80
• FURBER, S. Asynchronous Design Methodologies. IFIP Transactions. 1993, A-28
• HOARE, C. A. R. Communicating sequential processes. Commun. ACM. 1978, 21,8, 666-677
• MARTIN, A. J. Synthesis of asynchronous VLSI circuits. Formal Methods for VLSI Design, Chap. 6. 1990, 237-283

タイトルに関連する用語 (2件)： 非同期回路 ,  高速化