文献

J-GLOBAL ID：200902181648010431   整理番号：97A0871704

並列処理 順序付きマルチスレッドアーキテクチャのプログラミングモデルと評価

Parallel Processing. Programming Model and Evaluation of Ordered-multithreading Architecture.

著者 (5件)： 鳥居淳 (NEC C&Cメディア研) ,  本村真人 (NEC シリコンシステム研) ,  近藤真己 (NEC 情報システムズ) ,  鈴木研司 (NEC 情報システムズ) ,  小長谷明彦 (NEC C&Cメディア研)
資料名： 情報処理学会論文誌  (IPSJ Journal)
巻： 38  号： 9  ページ： 1706-1716  発行年： 1997年09月 
JST資料番号： Z0778A  ISSN： 0387-5806  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 1チップ化を前提としたスレッドレベル並列処理プロセッサVIR...

シソーラス用語： *計算機アーキテクチャ ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=97A0871704&from=J-GLOBAL&jstjournalNo=Z0778A") }}

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  言語プロセッサ  (JD03040F)

引用文献 (8件)：

• LAM, M. S. Limits of Control Flow on Parallelism. Proc. 19th Annual International Symposium on Computer Architecture. 1992, 46-57
• 本村真人. 順序付きマルチスレッド実行モデルの提案と評価. 情報処理学会論文誌. 1995, 37, 7, 1355-1366
• MOTOMURA, M. Ordered Multithreading : A Novel Technique for Exploiting Fine-grained Parallelism. Proc. International Conference on Parallel Architectures and Compilation Techniques 1995. 1995, 37-48
• NIKHIL, R. S. A Multithreaded Massively Parallel Architecture. Proc. 19th Annual International Symposium on Computer Architecture. 1992, 156-167
• SAKAI, S. An Architecture of a Dataflow Single Chip Processor. Proc. 16th Annual International Symposium on Computer Architecture. 1989, 46-53

タイトルに関連する用語 (6件)： 並列処理 ,  順序 ,  マルチスレッド ,  アーキテクチャ ,  プログラミングモデル ,  評価