文献

J-GLOBAL ID：200902204152038182   整理番号：09A0175087

異種デバイスを高密度集積化できる擬似SOC技術

Pseudo-SOC Technology to Integrate Different Types of Devices

著者 (3件)： 小野塚豊 (東芝) ,  山田浩 (東芝) ,  板谷和彦 (東芝)
資料名： 東芝レビュー  (Toshiba Review)
巻： 64  号： 2  ページ： 52-55  発行年： 2009年02月01日 
JST資料番号： F0360A  ISSN： 0372-0462  CODEN： TORBA  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： ユビキタス社会における機器の小型・軽量化,多機能化,及び高性能化の要求に応えるために,半導体チップと様々な関連デバイスをより高密度に集積化する必要性が高まっている。しかし,異種デバイス混載が可能なSIP(System in Package)技術はその集積度に限界があり,高密度集積化が可能なSOC(System on Chip)技術は集積できるデバイスに制限がある。東芝は,異種デバイスを高密度集積化できる“擬似SOC技術”を開発した。異種デバイスを樹脂でウェーハ状に再構築した後,半導体プロセス技術を用いて微細配線を形成することで,機器の小型化だけでなく新規システムの開発期間の短縮も可能となる。(著者抄録)

シソーラス用語： 超LSI ,  *半導体チップ ,  情報化社会 ,  *高密度実装 ,  *半導体プロセス ,  ウエハ【IC】 ,  *構造設計 ,  残留応力 ,  応力解析
準シソーラス用語： SOC ,  ユビキタス

分類 (1件)： 固体デバイス材料  (NC03020K)

引用文献 (3件)：

• Onozuka, Y., et al. “Wafer-Level Integration Technology with Heterogeneous Chip Redistribution and Inter-Chip Layer Process”. Proceeding of IMAPS 40th International Symposium on Microelectronics. San Jose, Calfornia, U. S. A., 2007-11, International Microelectronics And Packaging Society (IMAPS). p. 777-784.
• Onozuka, Y., et al. “Pseudo-SOC Technology: Its Basic Structure and Stress Analysis”. Proceeding of International Conference on Electronics Packaging (ICEP). Tokyo, 2008-06. IMAPS Japan, IMAPS. and IEEE CPMT Society Japan. p. 89-94.
• 大塚寛治. 次世代実装技術--SiPとSoC. 表面技術.55, 12, 2004, p. 817-820.

タイトルに関連する用語 (3件)： 集積化 ,  擬似 ,  SOC