文献

J-GLOBAL ID：200902205097230156   整理番号：07A0187341

高密度配線と埋め込み受動素子の自己整合ウエハレベル集積技術

Self-Aligned Wafer-Level Integration Technology With High-Density Interconnects and Embedded Passives

著者 (3件)： SHARIFI Hasan (Purdue Univ., IN, USA) ,  CHOI Tae-Young (Univ. Michigan, MI, USA) ,  MOHAMMADI Saeed (Purdue Univ., IN, USA)
資料名： IEEE Transactions on Advanced Packaging  (IEEE Transactions on Advanced Packaging)
巻： 30  号： 1  ページ： 11-18  発行年： 2007年02月 
JST資料番号： W0590A  ISSN： 1521-3323  CODEN： ITAPFZ  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： SOPはシステムに必要なすべての部品をパッケージの中に含みネ...

シソーラス用語： *ICパッケージ ,...
準シソーラス用語： SiP ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0187341&from=J-GLOBAL&jstjournalNo=W0590A") }}

分類 (2件)： 固体デバイス材料  (NC03020K) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (5件)： 埋め込み ,  受動素子 ,  自己整合 ,  ウエハレベル ,  集積