文献

J-GLOBAL ID：200902205693118045   整理番号：08A0419276

0.13μmCMOSにおける480MHzクロック用の14b 40MS/sレダンダントSAR ADC

A 14b 40MS/s Redundant SAR ADC with 480MHz Clock in 0.13μm CMOS

著者 (6件)： HESENER M. (Infineon Technol., Munich, DEU) ,  EICHLER T. (Infineon Technol., Munich, DEU) ,  HANNEBERG A. (Infineon Technol., Munich, DEU) ,  HERBISON D. (Infineon Technol., Munich, DEU) ,  KUTTNER F. (Infineon Technol., Villach, AUT) ,  WENSKE H. (Infineon Technol., Munich, DEU)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2007 Vol.1  ページ： 296-298  発行年： 2007年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 前回レダンダントを有するSAR ADCの概念を紹介したが,今回は現状の限界以上のSAR ADCサンプルレート,クロック周波数,線形性を増加する技術を紹介する。アンチエリアシングフイルタ(AAF)のみ高線形性オペアンプが必要であって,大部分のADCはデジタル回路である。0.13μm 1P5M CMOS技術において,チップ面積0.55mm2(ADC,PLL,Refbuffer,AAF),電源電圧1.5V,+/-0.9V差動入力,クロック周波数480MHz,全消費電力66mW,解像度14b,960KHzFSにおけるTHD/SNDRはOSR=8で87/83dBである。

シソーラス用語： *AD変換器 ,  *半導体プロセス ,  エイリアシング ,  *冗長性
準シソーラス用語： *CMOSプロセス ,  SAR ADC

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (3件)： クロック ,  SAR ,  ADC