文献
J-GLOBAL ID:200902215475431136   整理番号:05A0663514

高速並列パイプライン化アーキテクチャを用いたAES暗号チップ

An AES crypto chip using a high-speed parallel pipelined architecture
著者 (4件):
資料名:
巻: 29  号:ページ: 317-326  発行年: 2005年09月01日 
JST資料番号: H0781A  ISSN: 0141-9331  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: オランダ (NLD)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
インターネットや無線通信のユーザ数が急激に増加し,オープンチ...
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
,...
   続きはJDreamIII(有料)にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A0663514&from=J-GLOBAL&jstjournalNo=H0781A") }}
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
符号理論  ,  専用演算制御装置 
タイトルに関連する用語 (3件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る