文献

J-GLOBAL ID：200902216288428195   整理番号：09A1072578

MLC NANDフラッシュメモリにおける高いプログラム禁止のためのダイナミックVpass ISPP方式と最適化消去Vth制御

Dynamic Vpass ISPP Scheme and Optimized Erase Vth Control for High Program Inhibition in MLC NAND Flash Memories

著者 (11件)： PARK Ki-Tae (Samsung Electronics Co., Ltd., Gyeonggi-Do, KOR) ,  KANG Myounggon (Samsung Electronics Co., Ltd., Gyeonggi-Do, KOR) ,  HWANG Soonwook (Samsung Electronics Co., Ltd., Gyeonggi-Do, KOR) ,  SONG Youngsun (Samsung Electronics Co., Ltd., Gyeonggi-Do, KOR) ,  LEE Jaewook (Samsung Electronics Co., Ltd., Gyeonggi-Do, KOR) ,  JOO Hansung (Samsung Electronics Co., Ltd., Gyeonggi-Do, KOR) ,  OH Hyun-Sil (Samsung Electronics Co., Ltd., Gyeonggi-Do, KOR) ,  KIM Jae-Ho (Samsung Electronics Co., Ltd., Gyeonggi-Do, KOR) ,  LEE Yeong-Taek (Samsung Electronics Co., Ltd., Gyeonggi-Do, KOR) ,  KIM Changhyun (Samsung Electronics Co., Ltd., Gyeonggi-Do, KOR) ,  LEE Wonseong (Samsung Electronics Co., Ltd., Gyeonggi-Do, KOR)
資料名： Digest of Technical Papers. Symposium on VLSI Circuits  (Digest of Technical Papers. Symposium on VLSI Circuits)
巻： 2009  ページ： 20-21  発行年： 2009年 
JST資料番号： W0767A  ISSN： 2158-5601  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： MLC NAND型フラッシュメモリにおけるプログラム書き込み妨害(PD)を減少する手法を開発した。スッテプ状に増加するパルス書き込み(ISPP)電圧でPDを評価しつつ電圧ウインドウマージン(VWM)内で最適Vpass電圧を選択し書き込み動作時に非選択ワード線に印加する方法によりPDが改善されることを示した。セル消去時の消去電圧Vthに関してもISPPステップ電圧を用いて消去電圧の分布幅を制御してVthを決める。提案の手法により書き込み不良が40%減少した。使用したチップは40nmのMCL NANDである。

シソーラス用語： *フラッシュメモリ ,  *NAND回路 ,  入出力特性 ,  *データ書込 ,  データ消去 ,  電圧 ,  *電圧制御
準シソーラス用語： *NANDフラッシュメモリ ,  *書込マージン ,  *閾値電圧

分類 (2件)： 記憶装置  (JC04060F) ,  制御方式  (JC02030K)

タイトルに関連する用語 (4件)： NANDフラッシュメモリ ,  禁止 ,  最適化 ,  消去