文献
J-GLOBAL ID:200902219086277852   整理番号:08A0360554

9つのCPUと2つのマトリックスプロセッサをもつコンフィギャラブルヘテロジニアスマルチコアSoCの設計およびインプリメンテーション

Design and Implementation of a Configurable Heterogeneous Multicore SoC With Nine CPUs and Two Matrix Processors
著者 (18件):
資料名:
巻: 43  号:ページ: 892-901  発行年: 2008年04月 
JST資料番号: B0761A  ISSN: 0018-9200  CODEN: IJSCBC  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
高処理性能で低電力のシステムオンチップ(SoC)に対する需要が増している。多数のプロセッサをシングルチップに集積することは,高性能,低消費電力および設計期間短縮の要求に応える最善のアプローチのひとつである。本稿では,種々のアプリケーション(認識,推論,計測,制御およびセキュリティ)向けに3種類の合成可能プロセッサを集積した高速マルチコアSoCを90nmジェネリックCMOS技術で提供した。コンフィギャラブルヘテロジニアスマルチコアSoCは従来の対称マルチCPUシステムに比べて45%の電力低減を達成した。1GHz CPUおよび76GOPSマルチバンクマトリックスプロセッサ(MBMX)(500MHz動作)は,小さな遅延モニタとマイクロコントローラを用いてタスクホッピングで動作した。
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
専用演算制御装置  ,  半導体集積回路 

前のページに戻る