文献

J-GLOBAL ID：200902227108833102   整理番号：05A0427252

Ptパーシャルシリサイド(PASI)ゲート電極のHf系ゲート絶縁膜上におけるフェルミレベルピニングの緩和

著者 (9件)： 門島勝 (半導体MIRAI-ASET) ,  生田目俊秀 (半導体MIRAI-ASET) ,  岩本邦彦 (半導体MIRAI-ASET) ,  三瀬信行 (半導体MIRAI-ASET) ,  右田真司 (半導体MIRAI-産総研ASRC) ,  太田裕之 (半導体MIRAI-産総研ASRC) ,  小川有人 (半導体MIRAI-ASET) ,  高橋正志 (半導体MIRAI-ASET) ,  鳥海明 (半導体MIRAI-産総研ASRC)
資料名： 応用物理学関係連合講演会講演予稿集  (Extended Abstracts. Spring Meeting. Japan Society of Applied Physics and Related Societies)
巻： 52nd  号： 2  ページ： 907  発行年： 2005年03月29日 
JST資料番号： Y0054A  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

シソーラス用語： *酸化ハフニウム ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A0427252&from=J-GLOBAL&jstjournalNo=Y0054A") }}

分類 (1件)： 表面の電子構造  (BM02080J)

タイトルに関連する用語 (6件)： Pt ,  ゲート電極 ,  HF ,  ゲート絶縁膜 ,  フェルミレベルピニング ,  緩和