文献

J-GLOBAL ID：200902233738156591   整理番号：09A0346032

データ転送サイズの最適化を通してのオンチップDRAMエネルギー削減

Reducing On-Chip DRAM Energy via Data Transfer Size Optimization

著者 (4件)： ONO Takatsugu (Kyushu Univ., Fukuoka-shi, JPN) ,  INOUE Koji (Kyushu Univ., Fukuoka-shi, JPN) ,  MURAKAMI Kazuaki (Kyushu Univ., Fukuoka-shi, JPN) ,  YOSHIDA Kenji (System Fabrication Technol., Inc.)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E92-C  号： 4  ページ： 433-443  発行年： 2009年04月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本稿は低電力組み込みシステムのためのソフトウエア制御可能可変ラインサイズ(SC-VLS)アーキテクチャを提案する。ロジックとDRAM間の高い帯域が先進集積技術の方法にキャッシュよって実現した。システム-イン-シリコンは高い帯域を実現するためのアーキテクチャフレームワークの一つである。ASICと特定用途SRAMをシリコンインターポーザ上に実装した。各チップは共晶はんだバンプによってシリコンインターポーザに結合されている。フレームワークではDRAMエネルギー消費をへらすことが重要である。特定用途DRAMには性能を改善する小規模のキャッシュメモリが必要である。DRAMエネルギー消費を減らすためにキャッシュを利用している。アプリケーションプログラム実行中,最低のキャッシュミスレシオを生成する適当なキャッシュラインサイズはメモリ参照の空間位置がかわるので変化する。もし大規模キャッシュラインサイズを採用するならば,プリフェッチの効果を期待できる。しかしながら,DRAMエネルギー消費は大量のバンクがアクセスされるので小ラインサイズよりも大きい。SC-VLSキャッシュは小さい面積と電力を加えることで実行中にラインサイズを適当な大きさに変えることができる。適当なラインサイズを解析し,ラインサイズ変更指示をプログラム実行前に目標プログラムの各機能冒頭に挿入した。評価では,固定256Bラインの従来キャッシュと比較して,SC-VLSキャッシュはDRAMエネルギー消費を88%に削減することがわかった。(翻訳著者抄録)

シソーラス用語： 消費電力 ,  システム ,  記憶装置 ,  *DRAM ,  ソフトウェア ,  キャッシュメモリ ,  広帯域 ,  ASIC ,  SRAM ,  固体回路部品 ,  *エネルギー消費 ,  データ読取 ,  ベンチマーク ,  半導体メモリ ,  組込みシステム
準シソーラス用語： インターポーザ ,  *オンチップメモリ ,  プリフェッチ ,  *低電力

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (35件)：

• KUMAGAI, K. System-in-silicon architecture and its application to an h.264/avc motion estimation for 1080hdtv. ISSCC'06 : IEEE International Solid State Circuits Conference, Feb. 2006
• EZAKI, T. A 160gb/s interface design configuration for multichip lsi. ISSCC'04 : IEEE International Solid State Circuits Conference, Feb. 2004, 140-141
• ONO, T. A software controllable variable line size cache exploiting high on-chip memory bandwidth for low power embedded socs. IFIP/IEEE International Conference on Very Large Scale Integration, Oct. 2008. 2008, 510-513
• GUTHAUS, M. R. Mibench : A free, commercially representative embedded benchmark suite. IEEE 4th Annual Workshop on Workload Characterization, Dec. 2001. 2001
• HENNESSY, J. L. Computer Architecture : A Quantitative Approach. 2007

タイトルに関連する用語 (6件)： データ転送 ,  サイズ ,  最適化 ,  オンチップ ,  DRAM ,  エネルギー削減