文献

J-GLOBAL ID：200902235183083316   整理番号：09A0848983

NANDフラッシュメモリ積層のための2Gb/s 15pj/チップの電磁結合プログラマブルバス

A 2Gb/s 15pJ/h/chip Inductive-Coupling Programmable Bus for NAND Flash Memory Stacking

著者 (8件)： SUGIMORI Yasufumi (Keio Univ., Yokohama, JPN) ,  KOHAMA Yoshinori (Keio Univ., Yokohama, JPN) ,  SAITO Mitsuko (Keio Univ., Yokohama, JPN) ,  YOSHIDA Yoichi (Keio Univ., Yokohama, JPN) ,  MIURA Noriyuki (Keio Univ., Yokohama, JPN) ,  ISHIKURO Hiroki (Keio Univ., Yokohama, JPN) ,  SAKURAI Takayasu (Univ. Tokyo, Tokyo, JPN) ,  KURODA Tadahiro (Keio Univ., Yokohama, JPN)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2009  ページ： 319-321  発行年： 2009年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 大容量の固体ドライブを作るため多数のチップを積層する方法が広く使われている。NANDフラッシュメモリチップの厚さは60μm以下が製品として市販されている。本論文ではNANDフラッシュメモリ積層のための2Gb/s 15pJ/b/チップの電磁結合プログラマブルバスにつき報告した。従来の固体ドライブと比べて,リレー伝送を使用するこのワイヤレスインターフェースでは,消費電力を2分の1,I/O回路レイアウト領域を40分の1に低減させ,2Gb/sのデータ転送速度を達成した。従来方式では64個のチップを接続するのに1500本以上のボンディングワイヤが必要になるが,ワイヤレスの場合には200本以下に低減できる。1個のパッケージに64個のチップを実装し,パッケージの数を8分の1に低減出来た。

シソーラス用語： *NAND回路 ,  *フラッシュメモリ ,  *積層構造 ,  *電磁結合 ,  大容量メモリ ,  *信号伝送 ,  無線伝送 ,  チャネルインタフェイス ,  消費電力 ,  データ転送 ,  ボンディング【IC】 ,  ICパッケージ ,  半導体チップ
準シソーラス用語： ワイヤレス通信 ,  電磁誘導伝送

分類 (2件)： 半導体集積回路  (NC03162T) ,  記憶装置  (JC04060F)

タイトルに関連する用語 (3件)： NANDフラッシュメモリ ,  電磁結合 ,  バス