文献

J-GLOBAL ID：200902238848747406   整理番号：08A0360555

54x AAC-LCステレオエンコーディングが可能なヘテロジニアスマルチコアアーキテクチャ

Heterogeneous Multi-Core Architecture That Enables 54x AAC-LC Stereo Encoding

著者 (16件)： SHIKANO Hiroaki (Hitachi, Ltd., Tokyo, JPN) ,  SHIKANO Hiroaki (Waseda Univ., Tokyo, JPN) ,  ITO Masaki (Hitachi, Ltd., Tokyo, JPN) ,  ONOUCHI Masafumi (Hitachi, Ltd., Tokyo, JPN) ,  TODAKA Takashi (Hitachi, Ltd., Tokyo, JPN) ,  TSUNODA Takanobu (Hitachi, Ltd., Tokyo, JPN) ,  KODAMA Tomoyuki (Hitachi, Ltd., Tokyo, JPN) ,  UCHIYAMA Kunio (Hitachi, Ltd., Tokyo, JPN) ,  ODAKA Toshihiko (Hitachi, Ltd., Tokyo, JPN) ,  KAMEI Tatsuya (Renesas Technol. Corp., Tokyo, JPN) ,  NAGAHAMA Ei (Renesas Technol. Corp., Tokyo, JPN) ,  KUSAOKE Manabu (Renesas Technol. Corp., Tokyo, JPN) ,  NITTA Yusuke (Renesas Technol. Corp., Tokyo, JPN) ,  WADA Yasutaka (Waseda Univ., Tokyo, JPN) ,  KIMURA Keiji (Waseda Univ., Tokyo, JPN) ,  KASAHARA Hironori (Waseda Univ., Tokyo, JPN)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 43  号： 4  ページ： 902-910  発行年： 2008年04月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 組込みシステムにおけるSoCには特に高性能化と低消費電力化が求められている。本稿では,汎用プロセッサ(CPU)およびアクセラレータ(ACC)を集積したヘテロジニアスマルチコアプロセッサ(HMCP)アーキテクチャを検討した。HMCPは,ACCを用いて多数のプロセッサコアにおいて効率的に並列処理を行うことにより,組込みシステムの高性能化と低消費電力化をともに達成した。アドバンスドオーディオCODEC低複雑性(AAC-LC)ステレオオーディオエンコーディングをヘテロジニアスマルチコア上で並列化した。性能評価の結果,600MHz動作のCPU2個および300MHz動作の動的リコンフィギャラブルプロセッサ(DRP)2個をもつチップ上で54x AACエンコーディングを実現した。

シソーラス用語： 音響 ,  *ステレオ音響 ,  *符号化 ,  *不均一系 ,  超LSI ,  消費電力 ,  中央処理装置 ,  演算プロセッサ ,  並列処理 ,  *計算機アーキテクチャ ,  信号変換器
準シソーラス用語： CODEC ,  CPU【計算機】 ,  SOC ,  *アーキテクチャ ,  *エンコーディング ,  オーディオ ,  プロセッサ ,  組込み機器 ,  *ヘテロジニアスシステム

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： AAC ,  ステレオ ,  エンコーディング