文献
J-GLOBAL ID:200902242847434380   整理番号:09A0404823

45nm高K金属ゲートCMOS技術のダイナミック安定性強調と漏れ低減をした153Mb-SRAM設計

A 153Mb-SRAM Design with Dynamic Stability Enhancement and Leakage Reduction in 45nm High-κ Metal-Gate CMOS Technology
著者 (10件):
資料名:
巻: 2008 Vol.1  ページ: 376-377  発行年: 2008年 
JST資料番号: D0753A  ISSN: 0193-6530  資料種別: 会議録 (C)
記事区分: 短報  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
CMOSの線幅縮小によりダイ中のメモリ密度はますます増大しているが,素子の変動と漏れ電流はトランジスタの縮小と共に増大している。したがって,低電圧動作に対する適切な安定性の余裕を持ち,なおかつシステムの電力仕様に適合する低消費電力のSRAMを開発するのは困難性を増しつつある。この論文では,45nm高K金属ゲート技術で最適化した153Mb SRAMの設計について述べた。この設計では,低電圧動作と小面積,低消費電力を同時に実現するため,全集積化ダイナミックフォワードボディバイアスを採用した。以前に開発したダイナミック休眠設計を,オペアンプによるアクティブフィードバックとダイ上のプログラム可能基準電圧発生器で増強した。この新しい休眠設計はPVT変動の影響を低減し,さらに電力消費も低減した。この設計のSRAMは1.1Vで,3.5GHz以上の動作が可能であった。
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (3件):
分類
JSTが定めた文献の分類名称とコードです
記憶装置  ,  システム設計・解析  ,  半導体集積回路 

前のページに戻る