文献

J-GLOBAL ID：200902244943060124   整理番号：09A0176957

低遅延オンチップネットワークのための予測ルータの評価

Evalutions of Prediction Router for Low-Latency On-Chip Networks

著者 (4件)： 松谷宏紀 (慶応大 大学院理工学研究科) ,  鯉渕道紘 (国立情報学研) ,  天野英晴 (慶応大 大学院理工学研究科) ,  吉永努 (電通大 大学院情報システム学研究科)
資料名： 情報処理学会研究報告  (IPSJ SIG Technical Reports)
巻： 2009  号： 1(ARC-181 EMB-11)  ページ： 1-6  発行年： 2009年01月06日 
JST資料番号： Z0031B  ISSN： 0919-6072  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 近年のメニーコア・アーキテクチャでは,コア間の通信遅延がアプリケーションに与える影響が益々大きくなってきている。コア間の通信遅延を減らすために我々は予測機構を用いた低遅延ルータを提案してきた。予測ルータでは,次のパケット転送で使われるであろう出力チャネルを予測し,パケット到着前にアービトレーションを完了させておく。予測が当たれば,最短1サイクルでフリットを転送できるため,ヒット率の高い予測アルゴリズムを選択することが低遅延化の鍵である。本論文では,ルータに複数の予測アルゴリズムを装備させ,トポロジ,ルーティング,通信パターンに応じて,予測アルゴリズムを積極的に切替える。ネットワーク環境ごとにどのような予測アルゴリズムが適しているかを示すため,予測ルータを4種類のメニーコア・アーキテクチャに適用した。4種類のcase studyごとに予測ルータを65nmプロセスを用いて実装し,面積,消費エネルギー予測アルゴリズムごとの予測ヒット率,通信遅延を評価することで,それぞれのオーバヘッドや予測アルゴリズムの得手不得手を明らかにした。(著者抄録)

シソーラス用語： *マルチプロセッサシステム ,  *ルータ【通信】 ,  半導体チップ ,  通信網 ,  遅れ ,  予測技法 ,  精度 ,  アルゴリズム ,  *経路選定 ,  消費電力 ,  *通信操作
準シソーラス用語： オーバヘッド ,  オンチップネットワーク ,  *メニーコアプロセッサ ,  *ルーティング ,  通信遅延 ,  予測ルータ

分類 (3件)： ディジタル計算機方式一般  (JC02010O) ,  電話・データ通信・交換一般  (ND11010T) ,  ネットワーク法  (KA03040X)

タイトルに関連する用語 (5件)： 低遅延 ,  オンチップネットワーク ,  予測 ,  ルータ ,  評価