文献

J-GLOBAL ID：200902247350363669   整理番号：06A0423956

テイルが制御された電流源を備えた高度線型化CMOS乗算器

A Highly Linearized CMOS Multiplier with a Controlled Tail Current Source

著者 (3件)： SHOUNO Kazuhiro (Univ. Tsukuba, Tsukuba-shi, JPN) ,  HORI Tasuku (Univ. Tsukuba, Tsukuba-shi, JPN) ,  ISHIBASHI Yukio (Univ. Tsukuba, Tsukuba-shi, JPN)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻： E89-A  号： 6  ページ： 1533-1539  発行年： 2006年06月01日 
JST資料番号： F0699C  ISSN： 0916-8508  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文は,MOSトランジスタを使用した高度線型化乗算器を提案...

シソーラス用語： *乗算器 ,...
準シソーラス用語： MOSトランジスタ ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A0423956&from=J-GLOBAL&jstjournalNo=F0699C") }}

分類 (2件)： 半導体集積回路  (NC03162T) ,  電子回路一般  (NC05010N)

引用文献 (17件)：

• WANG, Z. A CMOS four-quadrant analog multiplier with single-ended voltage output and improved temperature performance. IEEE J. Solid-State Circuits. 1991, 26, 9, 1293-1301
• BABANEZHAD, J. N. A 20-V four-quadrant CMOS analog multiplier. IEEE J. Solid-State Circuits. 1985, SC-20, 6, 1158-1168
• SZCZEPANSKI, S. Highly linear voltage-controlled CMOS transconductors. IEEE Trans. Circuits Syst. I, Fundam. Theory Appl. 1993, 40, 4, 258-262
• QIN, S. A ±5-V CMOS analog multiplier. IEEE J. Solid-State Circuits. 1987, SC-22, 6, 1143-1146
• BULT, K. A CMOS four-quadrant analog multiplier. IEEE J. Solid-State Circuits. 1986, SC-21, 3, 430-435

タイトルに関連する用語 (6件)： テイル ,  電流源 ,  高度 ,  線型 ,  CMOS ,  乗算器