文献

J-GLOBAL ID：200902249746769520   整理番号：05A0744324

貫通シリコンビアを用いた3D VLSI Z軸相互接続のアーキテクチャとの係わり合いとプロセス開発

Architectural Implications and Process Development of 3-D VLSI Z-Axis Interconnects Using Through Silicon Vias

著者 (6件)： SCHAPER Leonard W. (Univ. Arkansas, AR, USA) ,  BURKETT Susan L. (Univ. Arkansas, AR, USA) ,  SPIESSHOEFER Silke (Univ. Arkansas, AR, USA) ,  VANGARA Gowtham V. (Univ. Arkansas, AR, USA) ,  RAHMAN Ziaur (Univ. Arkansas, AR, USA) ,  POLAMREDDY Swetha (Univ. Arkansas, AR, USA)
資料名： IEEE Transactions on Advanced Packaging  (IEEE Transactions on Advanced Packaging)
巻： 28  号： 3  ページ： 356-366  発行年： 2005年08月 
JST資料番号： W0590A  ISSN： 1521-3323  CODEN： ITAPFZ  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 貫通シリコンビア(TSV)を用いた三次元(3D)VLSI積層...

シソーラス用語： ケイ素 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A0744324&from=J-GLOBAL&jstjournalNo=W0590A") }}

分類 (2件)： 固体デバイス製造技術一般  (NC03030V) ,  接続部品  (NA05050Z)

タイトルに関連する用語 (7件)： 3D ,  VLSI ,  z軸 ,  相互接続 ,  アーキテクチャ ,  プロセス ,  開発