文献

J-GLOBAL ID：200902251982906550   整理番号：08A0424071

2×2 Siナノドットアレイを用いた3入力・2出力デバイスの全加算器動作

著者 (7件)： 開澤拓弥 (北大 情報) ,  JO M. (北大 情報) ,  有田正志 (北大 情報) ,  藤原聡 (NTT 物性科学基礎研) ,  小野行徳 (NTT 物性科学基礎研) ,  猪川洋 (静大 電子研) ,  高橋庸夫 (北大 情報)
資料名： 応用物理学関係連合講演会講演予稿集  (Extended Abstracts. Spring Meeting. Japan Society of Applied Physics and Related Societies)
巻： 55th  号： 1  ページ： 268  発行年： 2008年03月27日 
JST資料番号： Y0054A  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

シソーラス用語： 半導体素子 ,  *ナノ構造 ,  *加算器 ,  *ケイ素 ,  半導体薄膜 ,  単一電子素子 ,  ナノドット ,  *全加算器 ,  *MIMO
準シソーラス用語： *ナノドットアレイ ,  マルチゲート ,  *多入力多出力

分類 (2件)： 固体デバイス一般  (NC03010Z) ,  半導体薄膜  (BK14040E)

タイトルに関連する用語 (4件)： Si ,  ナノドットアレイ ,  出力デバイス ,  全加算器