文献

J-GLOBAL ID：200902261389902608   整理番号：09A1225621

仮想計測を使用したシステムオンチップにおける銅配線故障の防止

Prevention of Copper Interconnection Failure in System on Chip Using Virtual Metrology

著者 (2件)： IMAI Shin-ichi (Panasonic Corp., Osaka, JPN) ,  KITABATA Masaki (Panasonic Semi-Conductor Co., Ltd., Toyama, JPN)
資料名： IEEE Transactions on Semiconductor Manufacturing  (IEEE Transactions on Semiconductor Manufacturing)
巻： 22  号： 4  ページ： 432-437  発行年： 2009年11月 
JST資料番号： T0521A  ISSN： 0894-6507  CODEN： ITSMED  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： システムオンチップ(SoC)ではダマシンプロセスによる銅配線が行われている。ビアホールや配線のトレンチを銅で埋めるにはメッキを使うが,メッキ浴の劣化がビアホール内にボイドを作り故障の根本原因になっていることを突き止めた。メッキ浴添加剤の分解による副生成物の増加がメッキ浴を劣化させている。高性能液体クロマトグラフ(HPLC)によって副生成物は添加剤である抑制剤の分解から生じることがわかった。また,数学モデルを使った副生成物発生の仮想計測(VM)モデルを開発し,副生成物発生数を計算するとHPLCによる測定値と比例した。数学モデルを使ったVMによる欠陥の検出と分類(FDC)により,配線故障は新たに検査を加えて製造コストを高めることなく完全に防止できる。

シソーラス用語： 添加剤 ,  めっき液 ,  副産物 ,  計測 ,  管理システム ,  銅 ,  液体クロマトグラフィー ,  *数学モデル ,  超LSI ,  *電気めっき ,  半導体プロセス ,  配線 ,  抑制剤
準シソーラス用語： システムオンチップ ,  *ダマシンプロセス ,  めっき浴 ,  銅配線 ,  副生成物

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (4件)： 仮想計測 ,  システムオンチップ ,  銅配線 ,  故障