文献

J-GLOBAL ID：200902261686070174   整理番号：05A1024515

実際的な応用におけるオンチップデータ転送のための低電力フォールトトレラント符号化法

Low Power and Fault Tolerant Encoding Methods for On-Chip Data Transfer in Practical Applications

著者 (2件)： KOMATSU Satoshi (Univ. Tokyo, Tokyo, JPN) ,  FUJITA Masahiro (Univ. Tokyo, Tokyo, JPN)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻： E88-A  号： 12  ページ： 3282-3289  発行年： 2005年12月01日 
JST資料番号： F0699C  ISSN： 0916-8508  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： エネルギー消費は,現在のVLSIシステム設計における最重要制...

シソーラス用語： LSI【IC】 ,...
準シソーラス用語： システムオンチップ

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A1024515&from=J-GLOBAL&jstjournalNo=F0699C") }}

分類 (2件)： 集積回路一般  (NC03161C) ,  CAD,CAM  (JE10000A)

引用文献 (13件)：

• HAMMING, R. Error detecting and error correcting codes. Bell Syst. Tech. J. 1950, 29, 147-160
• STAN, M. R. Bus-invert coding for low power I/O. IEEE Trans. Very Large Scale Integr. (VLSI) Syst. 1995, 3, 1, 49-58
• BENINI, L. Asymptotic zero-transition activity encoding for address buses in low-power microprocessor-based systems. IEEE 7th Great Lakes Symposium on VLSI, March 1997. 1997, 77-82
• BENINI, L. Address bus encoding techniques for system-level power optimization. Design Automation and Test in Europe, 1998. 1998, 861-866
• BENINI, L. Synthesis of low-overhead interfaces for power-efficient communication over wide buses. Design Automation Conference'99, June. 1999, 128-133

タイトルに関連する用語 (6件)： 応用 ,  オンチップ ,  データ転送 ,  低電力 ,  フォールトトレラント ,  符号化法