文献

J-GLOBAL ID：200902263190486519   整理番号：07A0022173

テーブルネットワークを用いたFPGA実装AESとその電力差分解析耐性

Table-Network-Based FPGA Implementations of AES and Their Resistance Against Differential Power Analyses

著者 (4件)： 辻村達徳 (横浜国大 大学院環境情報研究院) ,  高橋芳夫 (横浜国大 大学院環境情報研究院) ,  高橋芳夫 (NTTデータ 技術開発本部) ,  松本勉 (横浜国大 大学院環境情報研究院)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 106  号： 352(ISEC2006 95-100)  ページ： 33-40  発行年： 2006年11月10日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 共通鍵ブロック暗号に対する電力差分解析は,暗号アルゴリズムの...

シソーラス用語： 暗号 ,...
準シソーラス用語： 共通鍵暗号 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0022173&from=J-GLOBAL&jstjournalNo=S0532B") }}

分類 (1件)： 符号理論  (ND02030R)

タイトルに関連する用語 (5件)： FPGA実装 ,  AES ,  差分 ,  解析 ,  耐性