文献

J-GLOBAL ID：200902276680119705   整理番号：03A0352646

相対的遅延の下でのB-3値非同期式ディジタルシステム

B-Ternary Asynchronous Digital System under Relativity Delay.

著者 (2件)： NAGATA Y (Univ. Ryukyus, Okinawa-ken, JPN) ,  MUKAIDONO M (Meiji Univ., Kawasaki-shi, JPN)
資料名： IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻： E86-D  号： 5  ページ： 910-919  発行年： 2003年05月01日 
JST資料番号： L1371A  ISSN： 0916-8532  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： VLSIにおける高速処理を実現するためには,クロックスキュー...

シソーラス用語： LSI【IC】 ,...
準シソーラス用語： クロックスキュー ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=03A0352646&from=J-GLOBAL&jstjournalNo=L1371A") }}

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (16件)：

• HAUCK, S. Asynchronous design methodologies: An overview. 1993
• KAGOTANI, H. On performance enhancement of two-phase quasi-delay-insensitive circuits. IEICE Trans. Inf. & Syst. 1995, J78-D-I, 4, 416-423
• YAMAMURA, Y. A design method of asynchronous control module and combinational circuits. 1991
• NANYA, T. New design approaches to large-scale logical circuit [V]. IEICE J. 1984, 67, 3, 301-307
• NANYA, T. Asynchronous processors-Toward ultra-highspeed VLSI systems. IPSJ J. 1993, 34, 1, 72-80

タイトルに関連する用語 (4件)： 遅延 ,  3値 ,  同期式 ,  ディジタルシステム