文献
J-GLOBAL ID:200902279562921490   整理番号:08A0452360

機能性高密度SRAMのファンドリ適用用の32nm CMOS低消費電力SoCプラットフォーム技術

A 32nm CMOS Low Power SoC Platform Technology for Foundry Applications with Functional High Density SRAM
著者 (40件):
資料名:
巻: 2007 Vol.1  ページ: 263-266  発行年: 2007年 
JST資料番号: C0829B  ISSN: 0163-1918  資料種別: 会議録 (C)
記事区分: 短報  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
将来のSoCプロセス技術には,高密度埋込みメモリを持ち,ディジタルとアナログ機能を共にサポートすることが必要である。本稿では,最適化した低消費電力,プロセスとコストによる高密度で製造マージンのある,最新のプラットフォーム技術について報告した。この技術は,0.15μm2 6T高密度SRAM,低スタンドバイトランジスタ,アナログ/RF機能とCu/low-k相互接続が特徴で,モバイルSoCへの適用を考慮している。この技術で完全に機能する32nmノードの2Mb SRAMテストチップを製作した。ゲート長が30nmで,NMOSとPMOSで,それぞれ,1.1Vの駆動電流700/380μA/μm,オフ漏れ電流1nA/μmを得た。Nポリ/NウェルMOSバラクタは容量比>5.0を示した。4メタル層で,3.5fF/μm2のMOM容量を得た。
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 

前のページに戻る