文献

J-GLOBAL ID：200902283507200846   整理番号：08A0476824

Siナノワイヤを基にした全周ゲート不揮発性SONOSメモリセル

Si-Nanowire Based Gate-All-Around Nonvolatile SONOS Memory Cell

著者 (13件)： FU J. ,  SINGH N. (Agency for Sci. Technol. and Res., Singapore) ,  BUDDHARAJU K. D. (Agency for Sci. Technol. and Res., Singapore) ,  TEO S. H. G. (Agency for Sci. Technol. and Res., Singapore) ,  SHEN C. (National Univ. Singapore, Singapore) ,  JIANG Y. ,  ZHU C. X. (National Univ. Singapore, Singapore) ,  YU M. B. (Agency for Sci. Technol. and Res., Singapore) ,  LO G. Q. (Agency for Sci. Technol. and Res., Singapore) ,  BALASUBRAMANIAN N. (Agency for Sci. Technol. and Res., Singapore) ,  KWONG D. L. (Agency for Sci. Technol. and Res., Singapore) ,  GNANI E. (Univ. Bologna, Bologna, ITA) ,  BACCARANI G. (Univ. Bologna, Bologna, ITA)
資料名： IEEE Electron Device Letters  (IEEE Electron Device Letters)
巻： 29  号： 5  ページ： 518-521  発行年： 2008年05月 
JST資料番号： B0344B  ISSN： 0741-3106  CODEN： EDLEDZ  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 多重ゲートデバイスの中で全周ゲート(GAA)円筒ナノワイヤ(NW)FETが先端CMOS技術の有力候補と見なされている。円筒形状と酸化膜厚さにたいする絶縁膜容量の逆対数依存性から,デバイスのゲート長はゲート誘電体を薄くせずにチャネル径で縮小できる。保持特性からゲート誘電体を薄く出来ないSONOS型NVMには,GAA NW構造が最も適している。本レターはCMOSプロセス技術を使い,縦に積層したツインSi NW GAAのSONOS NVMを示す。NWセルはV_GS=±11Vでプログラミング1μs,消去で1msとプレーナデバイスよりも速いプログラム/消去(P/E)速度を示した。シミュレーションの結果,早いP/Eと低電圧動作はチャネルとゲート誘電体間の縦電場増加と,電子のトンネリング長減少によることが判明した。

シソーラス用語： *ナノワイヤ ,  *不揮発性メモリ ,  素子構造 ,  記憶素子 ,  ゲート【半導体】 ,  絶縁膜 ,  トンネル効果 ,  シミュレーション ,  ケイ素 ,  ゲート絶縁膜
準シソーラス用語： *SONOS構造 ,  ゲート誘電体 ,  トンネリング ,  メモリセル

分類 (2件)： トランジスタ  (NC03070N) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： Si ,  ナノワイヤ ,  ゲート ,  不揮発性 ,  SONOSメモリ ,  セル