文献

J-GLOBAL ID：200902287897028351   整理番号：07A0799318

半導体パッケージ技術の最新動向 パッケージ組み立てにおける最新加工技術 フリップチップ接続技術の最新動向

著者 (1件)： 水越正孝 (富士通研 基盤技研)
資料名： エレクトロニクス実装学会誌  (Journal of Japan Institute of Electronics Packaging)
巻： 10  号： 5  ページ： 415-422  発行年： 2007年08月01日 
JST資料番号： S0579C  ISSN： 1343-9677  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： フリップチップ接続技術の技術動向を紹介した。現在のフリップチ...

シソーラス用語： *フリップチップ法 ,...
準シソーラス用語： MPU ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0799318&from=J-GLOBAL&jstjournalNo=S0579C") }}

分類 (3件)： 半導体集積回路  (NC03162T) ,  固体デバイス製造技術一般  (NC03030V) ,  接続部品  (NA05050Z)

引用文献 (8件)：

• MILLER, L. F. Controlled Collapse Reflow Chip Joining. IBM Journal of Research and Development. 1969, 13, 239-250
• RUHMER, K. C4NP : New Solder Bumping Technology-Low Cost and Lead Free. IMAPS Flip Chip Advanced Technology Workshop, Austin, TX, June 2005. 2005
• LONGFORD, A. Copper Pillar Bumping in Intel Microprocessors-One Approach to Lead Free. Semicon Europa 2006-Munich, Germany, April. 2006
• YEOH, A. Copper Die Bumps (First Level Interconnect) and Low-K Dielectrics in 65nm High Volume Manufacturing. Proceeding of the 2005 ECTC. 2005, 1611-1615
• ODEGARD, C. Dielectric Integrity Test for Flip-Chip Devices with Cu/Low-K Interconnects. Proceedings of the IEEE 2005 Electronic Components and Technology Conference. 2005, 1167

タイトルに関連する用語 (5件)： 半導体パッケージ ,  最新動向 ,  パッケージ ,  組み立て ,  フリップチップ接続