文献

J-GLOBAL ID：200902295010341657   整理番号：09A0167945

積層メモリを含むT-DMB受信機の159.2mW SoC製作

A 159.2mW SoC Implementation of T-DMB Receiver including Stacked Memories

著者 (10件)： LEE Joohyun (Electronics and Telecommunication Res. Inst. (ETRI), KOR) ,  KIM Sungdo (Electronics and Telecommunication Res. Inst. (ETRI), KOR) ,  KIM Jinkyu (Electronics and Telecommunication Res. Inst. (ETRI), KOR) ,  KIM Duckhwan (Electronics and Telecommunication Res. Inst. (ETRI), KOR) ,  KWON Youngsu (Electronics and Telecommunication Res. Inst. (ETRI), KOR) ,  CHOI Minseok (Electronics and Telecommunication Res. Inst. (ETRI), KOR) ,  PARK Kihyuk (Electronics and Telecommunication Res. Inst. (ETRI), KOR) ,  KOO Bontae (Electronics and Telecommunication Res. Inst. (ETRI), KOR) ,  EUM Nakwoong (Electronics and Telecommunication Res. Inst. (ETRI), KOR) ,  LEE Hyuckjae (Information and Communication Univ. (ICU), KOR)
資料名： Proceedings of the IEEE Custom Integrated Circuits Conference  (Proceedings of the IEEE Custom Integrated Circuits Conference)
巻： 2008 Vol.2  ページ： 721-724  発行年： 2008年 
JST資料番号： H0843A  ISSN： 0886-5930  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 韓国で商業化されたT-DBM(地上波ディジタルマルチメディア放送)システムはいかなる時間および場所でも高品質のオーディオ/ビデオを楽しむことができる放送サービスである。このベースバンドプロセッサでは,逆インタリーブやオーディオ/ビデオバッファリングに大きなメモリを必要とし,また消費電力およびチップセット面積の低減も課題となっている。本論文では,T-DMB受信機用の単一チップSoCへの全素子集積と0.13μm IP8M CMOSプロセスによる製作につき報告した。PSRAM(擬似SRAM),SDRAMをSiPプロセスで積層した。製作したチップを無線戸外受信テストで検証した結果は,コアおよびI/Oにおいて使用した電源電圧それぞれ1.2V,2.5VのPSRAM,SDRAMを含むシステムのトータル消費電力が159.2mWという良好な数値になることを示した。

シソーラス用語： 積層構造 ,  集積回路メモリ ,  テレビジョン放送 ,  マルチメディア ,  消費電力 ,  超LSI ,  サブミクロン加工 ,  *受信機 ,  CMOS構造 ,  SRAM ,  DRAM ,  ICパッケージ ,  電圧 ,  SDRAM ,  電源電圧 ,  *地上ディジタル放送 ,  MOS構造
準シソーラス用語： ICメモリ ,  SiP ,  *SOC ,  ディープサブミクロン加工 ,  *地上波デジタル放送

分類 (2件)： 放送一般  (ND12010A) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： T-DMB ,  受信機 ,  SoC ,  製作