文献

J-GLOBAL ID：200902298486572419   整理番号：07A0537142

システムLSI回路ブロックのインタフェースと通信方式

An Interface and Communication Technique between Circuit Blocks in System LSI

著者 (5件)： 早川雅文 (東京電機大 情報環境) ,  中村次男 (東京電機大 情報環境) ,  冬爪成人 (東京電機大 情報環境) ,  笠原宏 (東京電機大 情報環境) ,  田中照夫 (東京電機大 工)
資料名： 電気学会論文誌 C  (IEEJ Transactions on Electronics, Information and Systems)
巻： 127  号： 6  ページ： 867-873  発行年： 2007年06月01日 
JST資料番号： S0810A  ISSN： 0385-4221  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： IP(Interectual Property)コアのハード...

シソーラス用語： *入出力インタフェイス ,...
準シソーラス用語： *IPコア ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0537142&from=J-GLOBAL&jstjournalNo=S0810A") }}

分類 (1件)： 入出力インタフェイス  (JC04040J)

引用文献 (19件)：

• (1) L. Benini and G. D. Micheli : “Networks on Chips : A New SoC Paradaim”, IEEE, Computer, pp. 70-78 (2002-1)
• (2) P. P. Pande, C. Grecu, M. Jones, A. Ivanov, and R. Saleh : “Performance Evaluation and Design Trade-offs for Network-on Chip Interconnect Architectures”, IEEE Trans. on Computers, pp. 1025-1040 (2005-8)
• (3) H. Matsutani, M. Koibuchi, and H. Amano : “A Virtual- channel Free Routing Strategy for On-chip Torus Networks”, Vol. 47, No. SIG12, pp. 12-24 (2006) (in Japanese)
• 松谷宏紀・鯉渕道紘・天野英晴:「オンチップト—ラス網における仮想チャネルフリールーティング」,情処論,コンピューティングシステム,47, SIG12, pp. 12-24 (2006)
• (4) 唐木信雄:「非同期回路設計のすすめ」,Design Wave, 7, pp. 64-69 (2005-7)

タイトルに関連する用語 (3件)： LSI回路 ,  インタフェース ,  通信方式