特許
J-GLOBAL ID:200903000142640010

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-150231
公開番号(公開出願番号):特開平7-022517
出願日: 1993年06月22日
公開日(公表日): 1995年01月24日
要約:
【要約】【目的】 最上層の層間絶縁層の表面段差を低減する。【構成】 シリコン基板11の表面全面に絶縁層13が形成されている。絶縁層13の上部表面に接するようにその上部表面上にシリコン層1が形成されている。このシリコン層1には所定の間隔を介在して1対のソース/ドレイン領域7が形成されている。1対のソース/ドレイン領域7に挟まれる領域上にはゲート絶縁層5を介在してゲート電極3が形成されている。ソース/ドレイン領域7に接続され、かつ絶縁層13の上部表面に接して延びるようにその上部表面上にビット線41aが形成されている。層間絶縁層19に形成されたコンタクトホール19aを通じてソース/ドレイン領域7と接するように下部電極層21とキャパシタ絶縁層23と上部電極層25とからなるキャパシタ30が形成されている。
請求項(抜粋):
主表面を有する半導体基板と、前記半導体基板の主表面上に形成された第1の絶縁層と、前記第1の絶縁層の上部表面に接するように前記上部表面上に形成された第1導電型の半導体層と、所定の距離を介在して前記半導体層に形成された第2導電型の第1および第2の不純物領域と、前記第1および第2の不純物領域に挟まれる領域上にゲート絶縁層を介在して形成されたゲート電極層と、前記第1の不純物領域に接続され、かつ前記第1の絶縁層の上部表面に接して延在するように前記上部表面上に形成された配線層と、前記半導体層と前記第1の導電層とを覆うように前記第1の絶縁層上に形成され、かつ前記第2の不純物領域に達する開口を有する第2の絶縁層と、前記開口を通じて前記第2の不純物領域と接するように前記第2の絶縁層上に形成された導電層とを備えた、半導体装置。
IPC (4件):
H01L 21/8242 ,  H01L 21/3205 ,  H01L 27/108 ,  H01L 29/786
FI (4件):
H01L 27/10 325 C ,  H01L 21/88 K ,  H01L 27/10 325 G ,  H01L 29/78 311 C
引用特許:
審査官引用 (9件)
  • 特開平4-176169
  • 特開平4-176169
  • 特開平3-120752
全件表示

前のページに戻る