ピークホールド回路

発明者： , ,
出願人/特許権者：
代理人 (1件)：野田茂
公報種別：公開公報
出願番号（国際出願番号）：特願2001-176485
公開番号（公開出願番号）：特開2002-368591
出願日： 2001年06月12日
公開日（公表日）： 2002年12月20日
要約：

【要約】【課題】バートンアンプで容易にピークホールド機能を付加する。【解決手段】入力電圧Viが立ち上がると、MOSトランジスタQ1のゲート電圧VQ1G が上昇し、トランジスタQ3のベース電流が流れ、トランジスタQ3が動作状態に入り、コンデンサCに電荷が充電され、出力電圧Voが立ち上がり、Vi=Voとなったところで安定状態となる。また、入力電圧Viが立ち下がった時は、MOSトランジスタQ1のゲート電圧が下がるため、トランジスタQ13のベース電流は逆方向に流れ、トランジスタQ13のベース電圧は下がり、MOSトランジスタQ2のドレイン-ソース電圧は少なくなるが、トランジスタQ2はMOSトランジスタであるため、ゲート-ソース間でダイオード動作することはない。よって、コンデンサCの放電経路は第3の電流源23の電流値で制限され、この電流値の調整によりホールド時間を設定できる。

請求項（抜粋）：

第1、第2のFETと、前記第1、第2のFETのソースに共通に接続された第1の電流源と、前記第2のFETのドレインに接続された第2の電流源と、前記第2のFETのドレインと第2の電流源との接続点にベースが接続されるとともに、前記第2のFETのゲートにエミッタが接続されたバイポーラトランジスタと、前記第2のFETのゲート及びバイポーラトランジスタのエミッタと基準電位との間に接続された蓄電用コンデンサと、を有することを特徴とするピークホールド回路。

IPC (2件)：

H03K 5/1532 , G11C 27/00

FI (2件)：

G11C 27/00 B , H03K 5/153 P

Fターム (5件)：

5J039FF07 , 5J039FF13 , 5J039KK18 , 5J039KK35 , 5J039MM16

引用特許：

審査官引用 (10件)

特開平4-132091
特開平3-246469
ピーク検出回路
公報種別：公開公報出願番号：特願平5-163690 出願人：富士通株式会社

全件表示

前のページに戻る