特許
J-GLOBAL ID：200903000213570191
メモリシステム
発明者：
出願人/特許権者：
代理人 (1件)：
川口 義雄 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願平8-532831
公開番号（公開出願番号）：特表平11-511879
出願日： 1996年02月06日
公開日（公表日）： 1999年10月12日
要約：
【要約】ディスク装置をエミュレートするソリッドステートメモリであって、論理セクタアドレスをメインメモリアドレスに変換する変換手段と、ブロック単位で消去可能な不揮発性メモリセルから構成されるメインメモリとを備え、メインメモリ内の書き込まれていない位置を指すために第一のポインタが使用され、前記書き込まれていない位置を含む消去可能ブロックの次の消去されていない消去可能ブロックを指すために第二のポインタが使用され、第一のポインタと第二のポインタの間に少なくとも一つの消去状態の消去可能ブロックが常にあることを保証すべく制御手段が設けられていることを特徴とするソリッドステートメモリ。
請求項（抜粋）：
予め定義された物理アドレスをそれぞれが有する複数の記憶手段と、論理アドレスを前記予め定義された物理アドレスの一つに変換する変換手段とを含み、前記記憶手段が、ブロック単位で消去可能な不揮発性メモリセルから構成されるメモリ装置であって、前記メモリが、空いている記憶手段を指す第一のポインタを記憶する手段と、所定の順序に従って、前記書き込まれていない位置を含む消去可能ブロックの次の消去されていない消去可能ブロックを指す第二のポインタを記憶する手段とを含み、第一のポインタが指す記憶手段と第二のポインタが指す記憶手段の間に、少なくとも一つの空の消去可能ブロックが常にあることを保証すべく制御手段が設けられていることを特徴とするメモリ装置。
IPC (3件)：
G06F 12/00 542
, G06F 3/08
, G11C 16/02
G06F 12/00 542 A
, G06F 3/08 H
, G11C 17/00 601 A
