特許

J-GLOBAL ID：200903000383591517

半導体メモリ装置およびその読み出し方法

発明者： 江守 孝之
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2005-308963
公開番号（公開出願番号）：特開2007-122758
出願日： 2005年10月24日
公開日（公表日）： 2007年05月17日
要約：

【課題】しきい値電圧調整のためのイオン注入工程の追加を行うことなく、データ読み出し時のビット線電圧値を十分大きくする。【解決手段】各メモリセルMCaが、書き込みトランジスタTW、読み出しトランジスタTR、キャパシタCを有し、書き込みワード線WWLと読み出しワード線RWLのそれぞれが、行方向に並ぶ複数のメモリセルで共有され、ビット線RBLが列方向に並ぶ複数のメモリセルMCsとMCuで共有されている半導体メモリ装置の読み出し時に、ビット線RBLと基準電位GNDとの間に定電流駆動手段TDを設け、読み出し対象の選択メモリセルMCsの読み出しワード線RWLsに電源電圧Vccを印加し、非選択メモリセルMCuの読み出しワード線RWLuに0[V]を印加し、かつ、定電流駆動手段TDをオンさせる。【選択図】図2

請求項（抜粋）：

メモリセルアレイを構成する各メモリセルが、 ゲートが書き込みワード線に接続され、ソースとドレインの一方がビット線に接続され、ソースとドレインの他方が記憶ノードに接続されている書き込みトランジスタと、 ゲートが前記記憶ノードに接続され、ソースとドレインの一方がビット線に接続され、ソースとドレインの他方が電圧供給線に接続されている読み出しトランジスタと、 前記記憶ノードと読み出しワード線との間に接続されているキャパシタとを有し、 前記メモリセルアレイ内で前記書き込みワード線と前記読み出しワード線のそれぞれが、行方向に並ぶ複数のメモリセルで共有され、 前記ビット線が列方向に並ぶ複数のメモリセルで共有されている半導体メモリ装置の読み出し方法であって、 前記ビット線と基準電位との間に定電流駆動手段を設け、 前記ビット線を共有し列方向に並ぶ前記複数のメモリセルのうち、読み出し対象の選択メモリセルの読み出しワード線に電源電圧を印加し、読み出し対象でない非選択メモリセルの読み出しワード線に0[V]を印加し、前記定電流駆動手段をオンさせる 半導体メモリ装置の読み出し方法。

IPC (1件)：

G11C 11/405

FI (1件)：

G11C11/34 352B

Fターム (10件)：

5M024AA21 ,  5M024BB02 ,  5M024BB13 ,  5M024BB35 ,  5M024CC02 ,  5M024CC70 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03 ,  5M024PP07

引用特許：

出願人引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2000-006008   出願人：ソニー株式会社