特許
J-GLOBAL ID：200903000558801692
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平8-195925
公開番号（公開出願番号）：特開平10-041434
出願日： 1996年07月25日
公開日（公表日）： 1998年02月13日
要約：
【要約】【目的】 終端抵抗を内蔵する半導体装置において、マイクロストリップ構造の信号配線を実現する。【構成】 表面に予め抵抗体16を形成した金属板15上に絶縁体フィルム11を接着し、その上に銅箔などからなる配線パターン14、アイランド13を形成する。絶縁体フィルムをエッチングして開口を形成し、めっきによりこの開口内を埋め込むことによりスルーホール17a、17bを形成する。金属板15をエッチングして、抵抗体16の表面を露出させるとともに、外部端子接続部18aを金属板15から切り離す。外部端子接続部18aに半田ボール等からなる外部端子18を形成する。半導体チップ12を搭載する。
請求項（抜粋）：
金属基板上に絶縁体フィルムが設けられ、前記絶縁体フィルム上に配線パターンが形成され、前記配線パターンの一端に半導体チップの電極が接続されている半導体装置において、前記絶縁体フィルムの表面または裏面には一端が前記配線パターンを介して前記半導体チップの電極に接続された抵抗体が形成されていることを特徴とする半導体装置。
引用特許：
前のページに戻る
