特許
J-GLOBAL ID：200903000561653211

半導体集積回路

発明者：
伊 藤 寧 夫

伊 藤 寧 夫 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-266144
公開番号（公開出願番号）：特開2001-095234
出願日： 1999年09月20日
公開日（公表日）： 2001年04月06日
要約：
【要約】【課題】 チップの占有面積を小さくしつつ消費電力を低減できる半導体集積回路を提供する。【解決手段】 本発明は、オペアンプ1と、インバータIV1と、リングオシレータ2と、チャージポンプ3と、キャパシタC1,C2からなる容量分圧回路4と、抵抗R1,R2からなる第1の抵抗分圧回路5と、抵抗R1,R2の間に接続されたトランジスタスイッチSW1と、容量分圧回路4および第1の抵抗分圧回路5の各分圧出力端子間に接続されたトランジスタスイッチSW2とを有する。チャージポンプ3が昇圧動作を行っていない待機状態時は、トランジスタスイッチSW1,SW2をオフして、第1の抵抗分圧回路5に電流が流れないようにして容量分圧回路4のみで昇圧電圧Vppの電圧検知を行うため、待機状態時の消費電力を低減することができる。
請求項（抜粋）：
外部から供給された電源電圧を昇圧または降圧した内部電圧を生成する内部電圧生成手段と、複数の抵抗素子を有し、前記内部電圧を各抵抗素子の抵抗比で分圧した第1の分圧電圧を出力する第1の抵抗分圧回路と、基準電圧と前記第1の分圧電圧との比較結果に応じて前記内部電圧生成手段を制御する比較手段と、を備えた半導体集積回路において、前記内部電圧生成手段の出力端子と接地端子との間に直列接続された複数のキャパシタ素子を有し、前記複数のキャパシタ素子の間から第2の分圧電圧を出力する容量分圧回路を備え、前記比較手段は、前記内部電圧生成手段の動作期間中は前記基準電圧と前記第1の分圧電圧との比較結果に基づいて前記内部電圧生成手段の動作を継続するか否かを判断し、前記内部電圧生成手段の非動作期間中は前記基準電圧と前記第2の分圧電圧との比較結果に基づいて前記内部電圧生成手段を動作させ、前記第1の抵抗分圧回路は、前記内部電圧生成手段が動作している間のみ電流が流れるように前記比較手段により制御されることを特徴とする半導体集積回路。
IPC (4件)：
H02M 3/07 ,  H01L 27/04 ,  H01L 21/822 ,  H02M 3/155
FI (3件)：
H02M 3/07 ,  H02M 3/155 S ,  H01L 27/04 G
Fターム (17件)：
5F038AC03 ,  5F038AC05 ,  5F038BB05 ,  5F038BB08 ,  5F038BG02 ,  5F038BG05 ,  5F038BG07 ,  5F038DF01 ,  5F038DF08 ,  5F038DF16 ,  5F038EZ20 ,  5H730AA14 ,  5H730AA15 ,  5H730BB02 ,  5H730BB57 ,  5H730FD01 ,  5H730ZZ15
引用特許：
審査官引用 (3件)
  • 特表平6-510390
  • 電圧監視回路
    公報種別：公開公報   出願番号：特願平9-270143   出願人：テキサスインスツルメンツドイチェランドゲゼルシャフトミットベシュレンクテルハフツング
  • 電源降圧回路及び半導体装置
    公報種別：公開公報   出願番号：特願平8-007875   出願人：富士通株式会社

前のページに戻る

TOP

BOTTOM