特許

J-GLOBAL ID：200903000680131371

論理回路および論理回路の制御方法

発明者： 橘田 光弘 ,  鍋田 芳則 ,  山元 浩幸 ,  千葉 一雄
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-232592
公開番号（公開出願番号）：特開平11-073340
出願日： 1997年08月28日
公開日（公表日）： 1999年03月16日
要約：

【要約】【課題】 双方向バスを含む論理回路の実デバイスのテストにおいて、デバイスの双方向バスのコンフリクトを発生させずにテストを行うことができ、双方向バスの入力モードまたは入力モード/出力モードの両方の制御を行うことができるピン/回路/タイミングの面からのオーバーヘッドを最小にした論理回路を実現する。【解決手段】 双方向バスを含む論理回路に於いて、双方向バスを制御する制御信号ラインに制御手段を挿入し、挿入された制御手段の1つの入力側に双方向バスを制御する信号を接続、制御手段の他方の入力側に制御用スキャンレジスタまたは外部入力端子からの信号を接続し、制御手段のセレクタ信号は外部入力端子またはセレクト用スキャンレジスタより入力する。これにより、双方向バスを含む論理回路を任意に入力モード、出力モードに、それぞれ独立に制御する。

請求項（抜粋）：

データを入出力する双方向バスと上記双方向バスを制御する信号を出力するバス制御レジスタとを含む論理回路において、上記双方向バスと上記バス制御レジスタとの間に上記双方向バスのデータの入出力を制御する制御手段を設けたことを特徴とする論理回路。

IPC (5件)：

G06F 11/22 370 ,  G06F 11/22 360 ,  G01R 31/28 ,  G06F 3/00 ,  H03K 19/0175

FI (5件)：

G06F 11/22 370 E ,  G06F 11/22 360 P ,  G06F 3/00 M ,  G01R 31/28 G ,  H03K 19/00 101 S

引用特許：

審査官引用 (2件)

• データ処理装置
  公報種別：公開公報   出願番号：特願平3-277888   出願人：キヤノン株式会社
• 特開昭58-024943