特許
J-GLOBAL ID:200903000770031660
スタティック型ランダムアクセスメモリ装置及びその製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
青山 葆 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-219809
公開番号(公開出願番号):特開2003-031697
出願日: 2001年07月19日
公開日(公表日): 2003年01月31日
要約:
【要約】【課題】 配線を簡略化してメモリセル面積を縮小して、高集積化することが可能なSRAM装置を提供すること。【解決手段】 ゲート電極118の側壁に、ゲート電極側壁絶縁膜119を介してゲート電極側壁導電膜120が形成される。このゲート電極側壁導電膜120をゲート電極側壁絶縁膜119に対して選択性のある異方性エッチングにより適宜除去することにより、ソース領域とドレイン領域との分離及びゲート電極側壁導電膜120による局所配線の形成が同時に行なわれる。さらに、ゲート電極側壁絶縁膜119に対して選択性のあるエッチングによりゲート電極118も適宜除去されるから、ゲート電極配線も同時に形成される。
請求項(抜粋):
素子分離領域と活性領域とを有する半導体基板と、上記半導体基板上にゲート絶縁膜を介して設けられたゲート電極と、上記ゲート電極の少なくとも一部の側壁に設けられたゲート電極側壁絶縁膜と、上記ゲート電極側壁絶縁膜の少なくとも一部の側壁に設けられ、上記素子分離領域で区分された複数の活性領域上にまたがって設けられたゲート電極側壁導電膜とを含むことを特徴とするスタティック型ランダムアクセスメモリ装置。
IPC (2件):
H01L 21/8244
, H01L 27/11
Fターム (19件):
5F083BS03
, 5F083BS15
, 5F083BS27
, 5F083BS47
, 5F083BS48
, 5F083GA03
, 5F083GA09
, 5F083HA01
, 5F083HA02
, 5F083JA04
, 5F083JA06
, 5F083JA32
, 5F083JA35
, 5F083JA36
, 5F083JA37
, 5F083MA06
, 5F083MA16
, 5F083NA01
, 5F083PR36
引用特許:
前のページに戻る