積層コンデンサ、配線基板、デカップリング回路および高周波回路

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：小柴雅昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-329013
公開番号（公開出願番号）：特開2001-148324
出願日： 1999年11月19日
公開日（公表日）： 2001年05月29日
要約：

【要約】【課題】積層コンデンサの等価直列インダクタンス(ESL)を低減する。【解決手段】互いに対向する第1および第2の内部電極14および15と第1および第2の外部端子電極とをそれぞれ電気的に接続する第1および第2の貫通導体20,21を、内部電極14,15を流れる電流によって誘起される磁界を互いに相殺するように配置するとともに、貫通導体20,21の配列ピッチをP(単位はmm)、貫通導体20,21の合計数をNとしたとき、P/N≦0.085となるようにする。

請求項（抜粋）：

積層される複数の誘電体層を含むコンデンサ本体を備え、前記コンデンサ本体の内部には、特定の前記誘電体層を介して互いに対向する四角形の少なくとも1対の第1および第2の内部電極が設けられ、前記コンデンサ本体の、前記内部電極と平行に延びる少なくとも一方の主面上には、第1および第2の外部端子電極が設けられ、前記コンデンサ本体の内部には、さらに、前記第2の内部電極に対して電気的に絶縁された状態で前記第1の内部電極と前記第1の外部端子電極とを電気的に接続するように特定の前記誘電体層を貫通する複数の第1の貫通導体、および前記第1の内部電極に対して電気的に絶縁された状態で前記第2の内部電極と前記第2の外部端子電極とを電気的に接続するように特定の前記誘電体層を貫通する複数の第2の貫通導体がそれぞれ設けられ、複数の前記第1および第2の貫通導体は、前記第1および第2の内部電極の全域にわたって分布するように設けられ、前記第1の貫通導体と前記第2の貫通導体とは、前記内部電極を流れる電流によって誘起される磁界を互いに相殺するように、かつ実質的に正方形の各頂点に位置する分布状態をもって互いに隣り合うように配置され、前記第1および第2の貫通導体の配列ピッチをP(単位はmm)、前記第1および第2の貫通導体の合計数をNとしたとき、P/Nが0.085以下になるように選ばれている、積層コンデンサ。

IPC (2件)：

H01G 4/30 301 , H01G 4/12 352

FI (2件)：

H01G 4/30 301 C , H01G 4/12 352

Fターム (13件)：

5E001AB03 , 5E001AC01 , 5E001AF06 , 5E082AA01 , 5E082AB03 , 5E082BB05 , 5E082BC14 , 5E082EE11 , 5E082FG26 , 5E082GG01 , 5E082JJ03 , 5E082JJ15 , 5E082PP08

引用特許：

出願人引用 (1件)

積層コンデンサ
公報種別：公開公報出願番号：特願平10-242959 出願人：株式会社村田製作所

審査官引用 (1件)

積層コンデンサ
公報種別：公開公報出願番号：特願平10-242959 出願人：株式会社村田製作所

前のページに戻る