特許
J-GLOBAL ID：200903001008700763

半導体装置およびその製造方法

発明者：
小川 和夫

小川 和夫 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-297485
公開番号（公開出願番号）：特開2002-110782
出願日： 2000年09月28日
公開日（公表日）： 2002年04月12日
要約：
【要約】【課題】トレンチ素子分離領域の端部の窪み発生を安定的に抑制し、ハンプ現象の生じないMOSトランジスタを安定して製造できるようにする。【解決手段】シリコン基板1上にパット酸化膜2と窒化珪素膜3を形成し、窒化珪素膜3をエッチングマスクにしたドライエッチングでトレンチ4を形成し、更に窒化珪素膜3を酸化マスクにしてシリコン基板1を熱酸化し、上記熱酸化工程において窒化珪素膜3表面に形成される改質層をフッ素含有の中性ラジカルで除去する。そして、上記改質層を除去した後に上記窒化珪素膜3表面を所定の膜厚量エッチングし、窒化珪素膜3a形成後にトレンチ4を充填するように全面に埋込み絶縁膜を堆積させ、上記窒化珪素膜3aを研磨ストッパとして埋込み絶縁膜を化学機械研磨してトレンチ素子分離絶縁物8を形成する。
請求項（抜粋）：
半導体基板表面に設けた溝と、その内壁に形成した酸化膜と、前記酸化膜を介して前記溝を充填する溝埋込み絶縁体物とを有し半導体素子間を絶縁体分離するトレンチ素子分離領域において、前記溝の上端部と前記溝埋込み絶縁体物の端部とが同一線上に位置するように形成されていることを特徴とする半導体装置。
IPC (3件)：
H01L 21/76 ,  H01L 27/08 331 ,  H01L 29/78
FI (3件)：
H01L 27/08 331 A ,  H01L 21/76 L ,  H01L 29/78 301 R
Fターム (22件)：
5F032AA36 ,  5F032AA44 ,  5F032AA45 ,  5F032AA46 ,  5F032BA01 ,  5F032CA20 ,  5F032DA04 ,  5F032DA23 ,  5F032DA33 ,  5F032DA53 ,  5F032DA74 ,  5F040DA00 ,  5F040DA06 ,  5F040DA15 ,  5F040DC01 ,  5F040EK05 ,  5F040FC02 ,  5F040FC22 ,  5F048AA07 ,  5F048AC03 ,  5F048BD04 ,  5F048BG14
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM